BookPDF Available

Synthèse VHDL d’architectures

Authors:
Ridha Ghayoula at University of Tunis El Manar
Ridha Ghayoula
Download full-text PDF
Read full-text
Download citation

Abstract and Figures

Ce cours de langage VHDL s'adresse particulièrement aux étudiants en Licences professionnelles et recherches, en Masters et aux élèves ingénieurs. L'utilisation d'un langage VHDL évolué (Hardware Description langage, comme VHDL ou Verilog) dans la modélisation et la conception des circuits intégrés numériques est aujourd'hui indispensable. Cet édition de ce cours présente le tout nouveau standard VHDL-2008, disponible aujourd'hui sur la plupart des outils de simulation et de synthèse. Des compléments, programmes complets et exercices corrigés. Pour découvrir l'ensemble des possibilités offertes par le langage VHDL, le lecteur est invité à suivre des exemples qui l'amènent à réaliser des applications faciles à implanter dans un circuit programmable. Les testes et les pièges à éviter sont également présentés dans cette démarche d'élaboration d'un nouveau composant numérique. Ridha Ghayoula, Ph.d, Eng Maître de conférences Cours
Carte FPGA XILINX Kintex-7 FPGA KC705 Evaluation Kit Caractéristiques principales:  FPGA: Kintex XC7K325T-2FFG900C ROHS compliant KC705 kit including the XC7K325T-2FFG900C FPGA
Carte FPGA XILINX Kintex-7 FPGA KC705 Evaluation Kit Caractéristiques principales:  FPGA: Kintex XC7K325T-2FFG900C ROHS compliant KC705 kit including the XC7K325T-2FFG900C FPGA
… 
Carte d'évaluation AMS 101  Principales caractéristiques ( Carte d'évaluation analogique) Analog evaluation card connects to XADC header
Carte d'évaluation AMS 101  Principales caractéristiques ( Carte d'évaluation analogique) Analog evaluation card connects to XADC header
… 
Eight user LEDs Les entrées  4-position user DIP Switch (callout 24) GPIO_DIP_SW[3:0]: SW11
Eight user LEDs Les entrées  4-position user DIP Switch (callout 24) GPIO_DIP_SW[3:0]: SW11
… 
Machine à états finis 9. Identifier le vecteur d'entrée et le vecteur de sortie de cette machine à états finis. 10. Déterminer-le nombre d'états-le nombre de variable 11. Déterminer la Table d'états de cette machine. 12. Déterminer la Table d'états avec codage. 13. A partir de tableau de karnaugh écrire les équations des entrées de bascules. 14. Ecrire les équations de sortie. 15. Déterminer le schéma du circuit (machine à états finis) 16. Le fonctionnement de cette machine est synchronisé par un front montant de l'horloge CLK. Ecrire un code VHDL de cette machine d'état i) Simulez à l'aide du ISim la machine. ii) Calculez les performances du la machine à états finis une fois synthétisée avec ISE iii) Vous pouvez maintenant tester votre design sur le FPGA. Vérifier toutes les combinaisons possibles d'entrées et vérifier que les sorties sont bien conformes au machine.
Machine à états finis 9. Identifier le vecteur d'entrée et le vecteur de sortie de cette machine à états finis. 10. Déterminer-le nombre d'états-le nombre de variable 11. Déterminer la Table d'états de cette machine. 12. Déterminer la Table d'états avec codage. 13. A partir de tableau de karnaugh écrire les équations des entrées de bascules. 14. Ecrire les équations de sortie. 15. Déterminer le schéma du circuit (machine à états finis) 16. Le fonctionnement de cette machine est synchronisé par un front montant de l'horloge CLK. Ecrire un code VHDL de cette machine d'état i) Simulez à l'aide du ISim la machine. ii) Calculez les performances du la machine à états finis une fois synthétisée avec ISE iii) Vous pouvez maintenant tester votre design sur le FPGA. Vérifier toutes les combinaisons possibles d'entrées et vérifier que les sorties sont bien conformes au machine.
… 
Synthèse avec le logiciel Xilinx ISE design Tools 14.6 3. Dans la fenêtre New Project Wizard , tapez Lab0_porte_and comme nom de projet. et cliquez sur Next. Notez que Lab0_porte_and est ajouté au chemin initial contenu dans le champ Location.
+23
Synthèse avec le logiciel Xilinx ISE design Tools 14.6 3. Dans la fenêtre New Project Wizard , tapez Lab0_porte_and comme nom de projet. et cliquez sur Next. Notez que Lab0_porte_and est ajouté au chemin initial contenu dans le champ Location.
… 
Figures - uploaded by Ridha Ghayoula
Author content
All figure content in this area was uploaded by Ridha Ghayoula
Content may be subject to copyright.
Content uploaded by Ridha Ghayoula
Author content
All content in this area was uploaded by Ridha Ghayoula on Nov 27, 2018
Content may be subject to copyright.
A preview of the PDF is not available
ResearchGate has not been able to resolve any citations for this publication.
View
View
Teaching digital system design using VHDL
Conference Paper
  • Dec 1994
This paper describes how VHDL may be used in teaching a senior course in digital systems design. The acronym VHDL stands for VHSIC Hardware Description Language. VHDL is a general-purpose language which can be used to describe and simulate the operation of a wide variety of digital systems ranging in complexity from a few gates to an interconnection of many complex integrated circuits. VHDL was originally developed for the military to allow a uniform method for specifying digital systems. VHDL has since become an IEEE standard and it is becoming widely used in industry in the United States as well as in Europe
View
Ajouter ou créer des contraintes" et cliquez sur "Suivant
  • Choisissez
Choisissez "Ajouter ou créer des contraintes" et cliquez sur "Suivant".
Créer un fichier" au milieu de la boîte de dialogue
  • Sélectionnez
Sélectionnez "Créer un fichier" au milieu de la boîte de dialogue.
Connexion automatique
  • Choisissez
Choisissez "Connexion automatique" dans le menu.
Program Device" sous "Open Hardware Manager
  • Sélectionnez
Sélectionnez "Program Device" sous "Open Hardware Manager".
Notez l'ajout des entrées de bouton btn [3: 0], qui correspondent aux nouvelles entrées du fichier de contraintes: Réexécutez la synthèse, l'implémentation, la génération bitstream et programmez la carte comme auparavant
  • Ensuite
Ensuite, remplacez votre module supérieur par le suivant. Notez l'ajout des entrées de bouton btn [3: 0], qui correspondent aux nouvelles entrées du fichier de contraintes: Réexécutez la synthèse, l'implémentation, la génération bitstream et programmez la carte comme auparavant.
Principe des Circuits Intégrés à Très Grande Échelle
  • Jan 2008
  • P Aubertin
P. Aubertin," Principe des Circuits Intégrés à Très Grande Échelle", ELE4304, Automne 2008
VHDL Starter's Guide
  • Jan 1998
  • S Yalamanchili
S. Yalamanchili, "VHDL Starter's Guide," Prentice Hall, Upper Saddle River, 1998.