Content uploaded by Luis Carlos Martinhago Schlichting
Author content
All content in this area was uploaded by Luis Carlos Martinhago Schlichting on Jan 28, 2020
Content may be subject to copyright.
A Low Cost Prototype of a Phasor Measurement
Unit using Digital Signal Processor
Rafael Nilson Rodrigues #1, Juliano Kasmirski Zatta #2, Pedro Cesar C. Vieira *3, Luis Carlos M. Schlichting#4
# Smart Grids Laboratory – Labsmart
Federal Institute of Santa Catarina
Florianópolis, Brazil
1 rafael@ifsc.edu.br, 2 julianokzatta@gmail.com, 4 schlicht@ifsc.edu.br
*Sincroplan Engenharia
Florianópolis, Brazil
3 pedro.vieira@sincroplan.com.br
Abstract— A network of reliable and efficient electricity
depends on an acquisition system and data transmission in real
time. Monitoring the dynamic performance of large areas of
the transmission systems is based on Phasor Measurement
Units (PMUs). The advantage of using PMUs is on a high rate
of acquisition and synchronization measurements using Global
Positioning System (GPS). This paper presents the
development of a low cost PMU prototype, based on IEEE
C37.118 standards using Digital Signal Processor (DSP).
Resumo— Una red de energía eléctrica confiable y eficiente
depende de un sistema de adquisición y transmisión de datos
en tiempo real. El monitoreo del rendimiento dinámico de
grandes áreas de los sistemas de transmisión se basa en
unidades de medición de fasores (PMU). La ventaja es el uso
de PMU en una alta tasa de mediciones de adquisición y
sincronización utilizando GPS. En este trabajo se presenta el
desarrollo de un prototipo de PMU de bajo coste, basada en el
estándar IEEE C37.118 e en Digital Signal Processor (DSP).
I. INTRODUÇÃO
O objetivo principal de um sistema de energia elétrica é
prover aos consumidores energia elétrica de boa qualidade
com custo razoável, além de mitigar os impactos sociais e
ambientais decorrentes da produção de energia. Ademais, é
necessário garantir a continuidade no fornecimento de
energia e obedecer a padrões de desempenho, flexibilidade e
manutenabilidade. Tipicamente, as redes de energia elétrica
tradicionais são utilizadas para transportar energia de
poucos geradores para um grande número de consumidores
– fluxo unidirecional. Em contraste, as Redes Elétricas
Inteligentes (Smart Grids – SG) utilizam fluxos
bidirecionais de eletricidade e informações para criar uma
rede de energia elétrica automatizada e distribuída [1]. Com
a inserção de novas fontes de energia na matriz energética, o
aumento da geração distribuída e a possibilidade dos
consumidores se tornarem agentes ativos na rede elétrica, a
antiga concepção dos sistemas elétricos torna-se obsoleta e
um novo paradigma se instaura para garantir que o sistema
elétrico continue a operar de forma ininterrupta.
Uma rede de energia elétrica inteligente, confiável e
eficiente depende de um sistema seguro de aquisição e
transmissão de dados em tempo real [2]. Em destaque, as
principais grandezas são medidas através de Unidades de
Medição Fasorial (Phasor Measurement Units – PMU) e de
Medidores Inteligentes (Smart Meters – SM). As PMUs
fazem parte dos Sistemas de Medição Fasorial Sincronizada
(Synchronized Phasor Measurement Systems – SPMS),
utilizados no monitoramento do desempenho dinâmico de
grandes áreas dos sistemas de transmissão [3-7]. A
vantagem em relação à atual estrutura de monitoramento de
sistemas elétricos parte da aquisição de dados em elevada
taxa de aquisição e da sincronização das medições efetuadas
em locais distantes geograficamente por meio da tecnologia
GPS (Global Positioning System). Dessa maneira, a
tecnologia de SPMS possibilita monitorar com precisão o
desempenho dinâmico do sistema elétrico nos períodos em
regime normal de operação e, sobretudo, nos períodos de
perturbações e transitórios. Além das PMUs, a tecnologia de
SPMS é composta pelo Concentrador de Dados Fasoriais
(Phasor Data Concentrator – PDC), que recebe, organiza e
disponibiliza os dados para aplicativos de monitoramento e
análise. Para realizar a comunicação entre as PMUs e os
PDCs, são utilizados links de comunicação – internet, fibra
ótica etc. A Fig. 1 ilustra a composição de um SMPS.
Fig. 1. Diagrama esquemático de uma SPMS.
A PMU foi concebida, inicialmente, no Virginia
Polytechnic Institute em 1991 [6-8]. A grande difusão desta
tecnologia se deu com a aplicação destes equipamentos no
sistema de transmissão, sendo comercializada por diversos
fornecedores, tais como:
• ABB: Apenas função de PMU (Modelo: RES 521)
• Arbiter: Agrega as funções de PMU e medidor de
qualidade de energia (Modelo: 1133A)
• GE: Agrega as funções PMU e relé multifuncional
(Modelo: N60)
• SEL: Agrega as funções PMU e relé multifuncional
(Modelos: SEL - 421 e SEL - 451)
• Siemens: Agrega as funções de PMU e registrador de
perturbações (Modelo: SIMEAS R-PMU)
• Reason: Fabricada no Brasil, agrega funções PMU e
registrador de perturbações (Modelos: RPV-304, RPV-
310, RPV-311)
Uma etapa importante na disseminação da tecnologia de
Medição Fasorial Sincronizada está ligada a sua inserção
nas redes de distribuição [9]. O monitoramento da
frequência e ângulo usando PMUs é um dos passos para
melhorar a observabilidade [10]. A inserção de fontes
eólicas e fotovoltaicas – Geração Distribuída (GD) –
diretamente na rede de distribuição leva a um efeito mais
dinâmico da rede e há a necessidade de conhecer esse
comportamento – estabilidade da rede, fluxo de potência,
etc. O uso de PMUs permite a aquisição e envio de
informações para o estudo posterior das causas de distúrbios
– análise Post Mortem. O monitoramento da estabilidade de
tensão de redes de distribuição traz informações importantes
em relação ao fluxo de potência reativa. A estimação de
estado pode ser conseguida de forma rápida e precisa
utilizando-se PMUs na rede de distribuição e a recuperação
do sistema após contingências pode ser auxiliada pelo
SPMS, pois dão informações importantes para o
religamento dos disjuntores, mostrando a situação dos
ângulos de fase, da frequência, da tensão e da corrente.
A aplicação de PMUs em sistemas de distribuição ainda é
um desafio, pois na maioria dos casos são equipamentos
fabricados voltados para sistemas de transmissão, contendo
um número elevado funcionalidades. Tal característica
exige grandes dimensões do equipamento e custo final
elevado. Além disso, a produção de PMUs é um
conhecimento que, no Brasil, ainda é detido por poucos.
Este trabalho visa apresentar o desenvolvimento de um
protótipo de PMU, com ênfase em custos reduzidos e que
atendesse – dentro do possível – as normas relevantes.
Neste caso, as normas IEEE C37.118.1 – 2011 Standard for
Synchrophasor Measurements for Power Systems [11] e
IEEE C37.118.2 – 2011 Standard for Synchrophasor Data
Transfer for Power Systems [12].
II. UNIDADE DE MEDIÇÃO FASORIAL
A PMU é um dispositivo projetado para a aquisição de
medidas de tensões e de correntes alternadas, sendo estas
medidas etiquetadas por uma referência temporal comum,
obtida através de sinas via satélite (GPS). As medidas de
são processadas pela PMU, convertidas em fasores e
enviadas a um concentrador de dados a taxas que variam de
1 a 60 fasores por segundo. Na Fig. 2 é mostrada a estrutura
básica de uma PMU, destacando a existência de três blocos
principais: aquisição de dados, sincronismo temporal e
processamento [6].
Filtro
Anti-aliasing
Conversor
A/D
Receptor
GPS
Unidade de
Processamento
Entradas
Analógicas Canal de
Comunicação
Aquisição de Dados
Fig. 2. Diagrama esquemático de uma PMU.
No sistema de aquisição de dados há uma filtragem anti-
aliasing do sinal elétrico proveniente da rede de distribuição
por filtro RC passa-baixa ou filtro digital. Esses passos
visam adaptar o sinal para o processo de conversão
analógica-digital, reduzindo a amplitude para um nível
compatível com a entrada do chip e retirando os
componentes harmônicos do sinal.
O conversor AD (Analogic-Digital Converter – ADC)
transforma o valor analógico da grandeza física em
informação digital. A qualidade da conversão depende da
resolução, da amplitude de tensão de entrada e da taxa de
amostragem do chip conversor. Segundo o teorema de
Nyquist, a frequência de amostragem deve ser, pelo menos,
o dobro da frequência do sinal amostrado [6].
A unidade de processamento realiza a estimação do valor
de sequência positiva de todos os sinais de tensão e corrente.
Neste bloco também deve ser realizada a adequação da
informação para transmissão de dados no formato
especificado nas normas IEEE C37.118 [11,12]. O sistema
de sincronismo fornece a referência temporal para a
aquisição e adequação da etiqueta de tempo do sinal medido.
Este bloco provê a informação temporal tanto para o
conversor A/D, que consiste em um Pulso Por Segundo
(PPS) bem como para a unidade de processamento, que
consiste na informação da etiqueta de tempo no formato
SOC (Seconds Of Century) [6]. Além da determinação da
informação do fasor da forma de onda da tensão e corrente,
a PMU necessita de uma interface para o envio destas
informações a um concentrador de dados. Grande parte
destes equipamentos realizam a comunicação através de
interface de rede utilizando protocolos de internet.
III. DESENVOLVIMENTO BASEADO EM DSP
A proposta de protótipo deste trabalho é fundamentada
em plataformas de processamento digital de sinal (Digital
Signal Processor – DSP), pela facilidade de montagem e de
programação.
Para definir a plataforma de desenvolvimento é
necessário definir alguns requisitos mínimos de hardware
para o protótipo:
Taxa de amostragem: a conversão analógica-digital deve
possuir pelo menos 256 amostras por ciclo. Para uma
frequência de 60 Hz, esta taxa de amostragem corresponde a
15.360 amostras/segundo, ou seja, 15,36 ksps.
Canais de conversão sincronizável e simultânea: uma
PMU necessita efetuar as amostras das tensões (15,36 ksps)
sincronizadas via PPS de cada uma das três fases
simultaneamente.
Timers: o GPS fornece um pulso de sincronização por
segundo. Portanto, torna-se necessário um timer para gerar
os múltiplos pulsos dentro de um segundo necessários para
sincronizar todas as amostras de tensão. Adicionalmente,
outro timer é necessário como contador de tempo para o
rótulo de tempo de cada fasor estimado.
Acesso direto à memória (Direct Memory Access – DMA):
o DMA permite que periféricos acessem diretamente a
memória RAM do DSP sem ocupar o processador. Isso
permite que o processador não se ocupe copiando dados de
amostragem nem se submete às interrupções do ADC.
Interface ethernet: após o processo de aquisição de
amostras e estimação de fasores, os dados são enviados a
um PDC via internet. Neste estágio de desenvolvimento do
protótipo é desejável que a plataforma de desenvolvimento
tenha uma interface ethernet.
A Tabela I apresenta uma comparação entre cinco
plataformas de desenvolvimento largamente conhecida no
mercado: Arduino Due ATSAM3X8E [13,14], STM32F4
Discovery [15,16], Intel Galileo Gen 2 Quark SoC x1000
[17], Texas Instruments C2000 TMS320F28377SS [18,19],
Texas Instruments Hercules RM57L843 [20,21].
A STM32F4 Discovery é a única que atende os requisitos
mínimos deste projeto, possuindo um ADC que efetue 256
amostras por ciclo de 60 Hz (15,36 ksps). O processo de
conversão funciona com uma interrupção (timer) operando
os três canais simultaneamente, sendo um mestre e os outros
dois escravos. As amostras são armazenadas na memória
RAM através do DMA. Nos testes efetuados, a plataforma
demonstrou capacidade de processamento suficiente para os
cálculos e envio de pacotes ao PDC. Ainda possui interface
ethernet, que é substancialmente mais veloz que a interface
serial (Serial Peripheral Interface – SPI) e permite a
transferência dos pacotes de dados acessando diretamente a
memória via DMA sem ocupar o processador [16].
Com exceção do Arduino Due, as demais plataformas
possuem FPU e elevada capacidade de processamento e
memória, em especial o Intel Galileo Gen 2 com
processador de 400 MHz e 256 MB RAM. Porém, essas
opções não atendem o número mínimo de canais para
efetuar leituras trifásicas. Particularmente, embora tenha
elevada capacidade de processamento e memória, o Intel
Galileo Gen 2 decepciona na baixa taxa de amostragem –
aproximadamente 0,5 Hz.
IV. ALGORITMO DE ESTIMAÇÃO DE FASORES
Os algoritmos de estimação de fasores são em sua
maioria baseados na transformada discreta de Fourier
(Discrete Fourier transform – DFT) [22-24]. A Equação (1)
expressa o cálculo do fasor Xk para uma frequência fk,
através da DFT
=1
2
1
=0
(1)
sendo N é o número total de amostras do sinal na janela
analisada, e xn é a amplitude do sinal na amostra n.
A DFT produz bons resultados quando a frequência de
amostragem é um número inteiro, múltiplo da frequência do
sistema. Porém quando ocorrem variações da frequência do
sistema, os resultados tendem a se degradar. Isto é resultante
do fenômeno denominado vazamento espectral (Spectral
leakage), ou “janelamento”, que ocorre devido ao uso de
janela de tempo de período constante, que acarreta no
truncamento do sinal.
A maioria dos desenvolvimentos de PMU se baseiam no
uso de algoritmos de taxa de amostragem constante [24]. No
cálculo N é o número de amostras do sinal, na janela de
tempo utilizada para obtenção o fasor. Ou seja:
=
(2)
sendo do ∆t é o tempo entre as amostras, o qual é constante.
T é o período da janela. Considerando o cálculo de um fasor
por ciclo, T deve ser tal que:
=1
(3)
Quando a frequência se desvia em ∆f do valor nominal, o
período do sinal passa a ser:
=1
+
(4)
TABELA I
COMPARAÇÃO DE PLATAFORMAS DE DESENVOLVIMENTO
Modelo
Arduino Due
ATSAM3X8E
STM32F4 Discovery
STM32F407VGT6
Intel Galileo Gen 2
Intel Quark SoC x1000
TI C2000
TMS320F28377S
TI Hercules
RM57L843
Frequência
84 MHz
168 MHz
400 MHz
200 MHz
330 MHz
Núcleo
ARM Cortex-M3
RISC 32 bits
ARM Cortex-M4
RISC 32 bits
32 bits Intel Pentium ISA
CTMS320C28X
RISC 32 bits
ARM Cortex-R5F
RISC 32 bits
FPU
Não
Sim
Sim
Sim
Sim
Memória
512 kB Flash
96 kB SRAM
16kB ROM
1 MB Flash
196 kB SRAM + 64 kB
CCM RAM
256 MB DRAM
8 MB Flash
8 kB EEPROM
164 kB RAM
1 MB Flash
4 MB Flash
512 kB RAM
128 kB Flash
Ethernet
10/100 Mbps
10/100 Mbps
10/100 Mbps
RJ-45 - PoE
Não
10/100 Mbps
RJ-45
Timers
9 (32 bits)
12 (16 bits), 2 (32 bits)
3 (16 bits), 2 (32 bits), 1
(64 bits)
3 (32 bits)
64 (32 bits)
ADC
1 (16 canais)
12 bits – 1 MSPS
3 (24 canais)
12 bits – 2,4 MSPS
1 (6 canais)
10 bits – 0,5 kSPS
2 (12 canais)
16 bits – 1,1 MSPS
2 (57 canais)
12 bits – 5 MSPS
Sincronismo
Sim
Não
Sim
Sim
DMA (ADC)
6 canais
2 canais
Não disponível
6 canais
32 canais
Como o período da janela de cálculo de fasor se mantem
constante, isto provoca o truncamento do sinal, e
consequentemente erros de vazamento espectral.
Neste trabalho é utilizada uma rotina que corrige o
tamanho da janela de tempo, reduzindo os erros causados
pela variação de frequência. Considerando que a taxa de
cálculo de fasores é elevada, a frequência de um fasor Xk,
com ângulo
k e período tk pode ser obtida por:
=0+1
3601
(5)
A correção da janela de tempo é feita pela Equação (6) e
o número de amostras do sinal pela Equação (7):
=0
(6)
=0
(7)
O diagrama de blocos correspondente a este processo está
ilustrado na Fig. 3.
Fig. 3. Diagrama de blocos do algoritmo de cálculo de fasor.
O algoritmo apresenta melhor exatidão quando
comparado ao uso da DFT tradicional. Porém ainda persiste
um problema referente ao número de amostras da janela. De
acordo ainda a Equação (7), a correção realizada implica
que o número de amostras corrigido N' não necessariamente
será um número inteiro. Isto pode ser observado na
representação do sinal na Fig. 4. Para evitar o problema de
vazamento espectral o somatório da Equação (1) deve ser
feito sobre um ciclo completo da senóide. Nestas condições,
e supondo o sinal da Fig. 4, isto implica no conhecimento
do valor de xN'-1. Como o índice N'-1 tende a ser decimal,
não sendo mais possível aplicar a Equação (1) na sua forma
original, estende-se a equação da DFT para considerar o
caso em que o número de amostras do sinal não é inteiro.
A DFT tem origem na Transformada de Fourier, que
quando calculada para um intervalor de tempo T é definida
pela Equação (8).
=1
()2
0
(8)
No caso do sinal apresentado na Fig. 4, pode-se
reescrever a Equação (8) da seguinte forma:
=1
()2
0
(9)
1
1
Fig 4. Representação da amostragem de um sinal fora da frequência
nominal.
A transição da Transformada de Fourier de tempo
contínuo para a Transformada de Fourier de tempo discreto
pode ser realizada através da aproximação por Somas de
Riemann.
Considerando o número de amostras N'=N+δ, onde δ é a
parte decimal de N', aplicando as Somas de Riemann na
Equação (9), obtém-se a aproximação em tempo discreto,
dada pela Equação (10).
=1
21
1
=0 +1212
(10)
Considerando a Equação (11), na frequência nominal
tem-se a Equação (12).
=
×1+2
(11)
=1
21
11
1
=0 +121
122
(12)
Assim, é possível a aplicação da DFT para uma janela
com número de amostras não inteiro:
=1
2
1
=0 +121
(13)
Pode-se ainda reescrever (13) na seguinte forma:
=1
+
(14)
sendo
=2
1
=0
(15)
=121
(16)
A equação obtida permite separar o somatório A, que
contém somente índices de valor inteiro, e a parte B, que
considera o índice decimal fora do somatório. O último
detalhe é a obtenção da amplitude da onda no instante tN'-1.
Considerando que o intervalo de tempo entre uma amostra e
outra é muito pequeno, o valor de x(tN'-1) é obtido traçando-
se uma reta linear entre os pontos x(tN'-2) e x(tN'-δ+1), ou seja:
1= 2+12×
(17)
V. RESULTADOS
O protótipo em desenvolvimento encontra-se em um
estágio mais inicial e algumas simplificações são
necessárias. Os resultados são obtidos utilizando o
STM32F4 Discovery com 256 amostras por ciclo de 60 Hz.
As leituras são baseadas em um sinal monofásico em 3 Vpp
e offset de 1,5 Volts. Como sinal de entrada é utilizado o
gerador de funções Tektronix AFG1022 com precisão de
±(1 % + 1mVpp) [25].
A Fig. 5 apresenta os valores das estimativas de
frequência considerando o valor teórico de 61 Hz e
diferentes números de iterações no processo DFT. No
primeiro ciclo, o ponto de partida é 60 Hz. Nos demais
ciclos, o ponto de partida é o valor de frequência estimado
no ciclo anterior. Na Fig. 5 (a) verifica-se que a partir de
três ciclos de frequência a estimativa possui valores
menores de 0,1 Hz de erro. Em particular, pela Fig. 5 (b) se
observa que os menores erros são verificados entre 15 e 25
iterações da DFT. Por sua vez, a Fig. 6 apresenta a máxima
diferença percentual ao longo dos últimos sete ciclos de 61
Hz para os diferentes números de iterações. O menor valor
verificado quando utilizadas 20 iterações, com 0,0069%.
60,5
60,6
60,7
60,8
60,9
61
61,1
12345678910
Frequência ( Hz)
ciclos (61 Hz)
510 15 20 25
(a)
60,98
60,99
61
61,01
5 6 7 8 9 10
Frequência (Hz)
ciclos (61 Hz)
510 15 20 25
(b)
Fig. 5 Estimativas de frequência para diferentes números de iterações (a)
10 ciclos de frequência (61 Hz) (b) últimos 5 ciclos
0
0,005
0,01
0,015
0,02
510 15 20 25
Diferenç a percentual (61 Hz)
Número de iterações
Fig. 6 Diferença percentual da estimativa de frequência (61 Hz)
A Fig. 7 ilustra os valores de estimativas de frequência
em 10 ciclos de 58 Hz a 62 Hz. Em todos os casos as
estimativas mantiveram-se próximas aos valores teóricos,
com erros menores que 0,02 Hz. Particularmente, em 10
ciclos na frequência de 60 Hz, os resultados apresentam
TVE máximo de 0,57 %, como ilustra a Fig. 8.
57,98
58
58,02
58 HZ
58,48
58,5
58,52
58,5 HZ
58,98
59
59,02
59 HZ
59,48
59,5
59,52
59,5 HZ
59,98
60
60,02
60 HZ
60,48
60,5
60,52
60,5 HZ
60,98
61
61,02
61 HZ
61,48
61,5
61,52
61,5 HZ
61,98
62
62,02
1 2 3 4 5 6 7 8 9 10
62 HZ
cicl os
Fig. 7 Estimativas para diferentes níveis de frequência
0
0,1
0,2
0,3
0,4
0,5
0,6
1 4 7 10
TVE % (60 Hz)
ciclos
Fig. 8 TVE % em 10 ciclos de 60 Hz
A Fig. 9 apresenta os valores estimados de frequência
para uma rampa de 60 Hz até 65 Hz a uma taxa de 1 Hz/s.
Neste caso, são 301 estimativas, totalizando o ponto de
partida mais cinco segundos. Neste caso, o maior erro
observado é 0,032% em 64,033 Hz. Nas demais frequências,
os erros são menores que 0,030 %.
0
0,01
0,02
0,03
0,04
0,05
59
60
61
62
63
64
65
66
126 51 76 101 126 151 176 201 226 251 276 301
Erro %
Frequên cia (Hz)
ciclos
Erro % Frequência
Fig. 9 Erro de estimativas de frequência para entrada em rampa de 1 Hz/s
VI. CONCLUSÕES E TRABALHOS FUTUROS
Este trabalho apresentou um protótipo de PMU baseado
em DSP. O STM32F4 Discovery é utilizado como
plataforma do protótipo por atender os requisitos mínimos
do projeto. O algoritmo de estimação de frequência é
baseado na DFT com ajustes para frequências não-nominais.
Os resultados apresentados são baseados em uma versão
preliminar do protótipo, com sinal de tensão monofásico em
3 Vpp com offset de 1,5 V, por meio de um gerador de
funções. O algoritmo DFT apresenta resultados satisfatórios,
calculando os valores de frequência com erros menores de
0,2 Hz. Em 10 ciclos de 60 Hz, o máximo TVE verificado é
0,57 %. Em testes de rampa de frequência, com taxa de 1
Hz/s, os erros de estimação de frequência são menores que
0,032 %. Esses valores demonstram que é viável o uso de
DSP para um protótipo de PMU de baixo custo.
Como trabalhos futuros, está em desenvolvimento um
atenuador de tensão para uso em 220 Volts. Adicionalmente,
também está em implementação a interface Ethernet o a
conexão com GPS.
Melhorias são necessárias para melhorar o desempenho
da DFT. Avaliar a implementação de 512 amostras por ciclo
de 60 Hz e aumentar o número de ciclos anteriores
utilizados na estimação da frequência são ações importantes.
Outro aspecto relevante é relacionado ao ADC da
SMT32F4 Discovery. A frequência do processador de 168
MHz não é um múltiplo inteiro da frequência de
amostragem de 15,36 ksps. Neste caso, uma possibilidade é
utilizar um clock externo múltiplo da frequência de
amostragem para o ADC.
AGRADECIMENTOS
Os autores agradecem o apoio financeiro do CNPq –
Conselho Nacional de Desenvolvimento Científico e
Tecnológico.
Os autores também agradecem a Trimble pela doação do
módulo GPS utilizado no desenvolvimento deste protótipo.
REFERÊNCIAS
[1] X. Fang, S. Misra, G. Xue, D. Yang, “Smart Grid – The New and
Improved Power Grid: A Survey”. IEEE Communications Surveys
& Tutorials, Vol. 14, pp. 944-980, Oct. 2012
[2] M. Qiu, H. Su, M. Chen, Z. Ming, L. T. Yang, “Balance of security
strength and energy for a PMU monitoring system in smart grid”,
IEEE Communications Magazine, vol. 50, pp. 142-149, May 2012.
[3] P. Bonanomi, “Phase angle measurements with synchronized
clocksprinciple and applications,” IEEE Transactions on Power
Apparatus and Systems, vol. PAS-100, no. 12, pp. 5036–5043, Dec.
1981.
[4] A. G. Phadke, J. S. Thorp, and M. G. Adamiak, “A new
measurement technique for tracking voltage phasors, local system
frequency, rate of change of frequency,” IEEE Transactions on
Power Apparatus and Systems, vol. PAS-102, no. 5, pp. 1025–1038,
May 1983.
[5] A. G. Phadke and J. S. Thorp, “History and applications of phasor
measurements,” in IEEE PES PSCE Power Systems Conference and
Exposition, 2006, pp. 331-335.
[6] A. G. Phadke, J. S. Thorp, Synchronized Phasor Measurements and
Their Applications, Springer Science + Business, 2008
[7] I. C. Decker, M. N. Agostini, D. Dotta, M. R. Bastos, S. L Zimath,
“Desenvolvimento e Implementação de um Protótipo de Sistema de
Medição Fasorial Sincronizada no Sistema de Transmissão de 440
kV da CTEEP,” in XXI SNPTEE Seminário Nacional de Produção e
Transmissão de Energia Elétrica, 2011, paper GPC 32
[8] V. Zimmer, I. C. Decker, M. N. Agostini, “Disturbance Location in
the Brazilian Electric Power System using Synchrophasors,” in
IEEE PES Innovative Smart Grid Technologies Latin America
(ISGT-LA), 2013, paper 321, pp. 1-8.
[9] A. von Meier, D. Culler, A. McEachem, R. Arghandeh, “Micro-
synchrophasors for distribution systems,” in IEEE PES Innovative
Smart Grid Technologies Conference (ISGT), 2014, pp. 1-5.
[10] M. Wache, D. C. Murray, “Application of Synchrophasor
Measurements for distribution networks,” in IEEE Power and
Energy Society General Meeting, 2011, pp.1-4.
[11] Synchrophasor Measurements for Power Systems, IEEE Power &
Energy Society C37.118-1, 2011.
[12] Synchrophasor Data Transfer for Power Systems, IEEE Power &
Energy Society C37.118-2, 2011.
[13] Arduino Due Overview, Arduino, 2016. Disponível:
https://goo.gl/oi3ZXJ
[14] Atmel SAM3X/SAM3A Series SMART ARM-based MCU datasheet,
Atmel 2015. Disponível: http://goo.gl/5koAIE
[15] STMicroelectronics STM32F4DISCOVERY Discovery kit with
STM32F407VG MCU data brief, STmicroelectronics 2016.
Disponível: http://goo.gl/v9P46l
[16] STMicroelectronics Using the STM32F2 and STM32F4 DMA
controller Application Note, STMicroelectronics 2015. Disponível:
http://goo.gl/JvBdyj
[17] Intel® Galileo Gen 2 Development Board datasheet, Intel
Corporation 2014. Disponível: http://goo.gl/WYfdrb
[18] Texas Instruments LAUNCHXL-F28377S Overview, Texas
Instruments 2015. Disponível: http://goo.gl/x3yIMb
[19] Texas Instruments TMS320F2837xS DelfinoTM Microcontrollers,
Texas Instruments 2016. Disponível: http://goo.gl/8Ko4pI
[20] Texas Instruments HerculesTM RM57Lx LaunchPad Development Kit,
Texas Instruments 2015. Disponível: http://goo.gl/7U33EN
[21] Teaxas Instruments RM57L843 Hercules™ Microcontroller Based
on the ARM® Cortex®-R Core, Texas Instruments 2016. Disponível:
http://goo.gl/FvY5ta
[22] D. Macii, D. Petri, A. Zorat, “Accuracy Analysis and Enhancement
of DFT-Based Synchrophasor Estimators in Off-Nominal
Conditions,” IEEE transactions on Instrumentation and
Measurement, vol. 61, nº 10, Oct. 2012.
[23] H. Xue, D. Song, R. Yang, “Consecutive DFT Method for
Instantaneous Oscillating Phasor Measurement,” IEEE Transactions
on Power Systems, vol 18, pp. 4634-4644, Nov 2013.
[24] D. Dotta, J. H. Chow, D. B. Bertagnolli, “A Teaching Tool for
Phasor Measurement Estimation,” IEEE Transactions on Power
Systems, vol 29, pp. 1981-1988, Jul 2014
[25] Arbitrary/Function Generator AFG1000 Series Datasheet,
Tektronixonics 2016. Disponível: http://goo.gl/HLZcaV
